职位说明：

1、主要负责FPGA逻辑电路、时序电路代码设计和原理图设计，能独立完成测试代码编写及测试执行与分析;

2、协助完成产品逻辑算法、功能模块的逻辑开发及逻辑架构设计等;

3、编写设计文档、测试报告等；

3、涉及领域：常用串行总线（IIC,IIS,UART等）通讯，数据采集。

职位要求：

1、熟练掌握Verilog、VHDL语言、数字电路、数字信号处理等知识;

2、熟悉altera的FPGA器件，掌握主流CPLD、FPGA结构性能特点;

3、熟练掌握quartus等FPGA逻辑设计软件以及仿真工具;

4、熟悉掌握时序逻辑设计，了解逻辑分析与时序约束分析；

5、熟悉FPGA的设计流程，包括前仿真，后仿真，原型设计；

6、具有良好的FPGA设计文档编写能力；

7、有高速高带宽数字电路设计经验者优先。