负责SOC系统架构定义及相关数字电路设计、仿真及时序分析。

任职要求：

1、 本科以上学历，电子类相关专业，有2年以上数字电路设计经验；

2、 熟悉Verilog语言，相关仿真工具（nc、vcs）及相关前端设计工具（Vi、Nc、Verdi、Vcs等）；

3、 了解数字后端设计流程及相关设计工具（Dc、Pt、Astro、Encounter、Formality等）， 有综合及时序分析的相关经验；

4、 具备英语读写能力，能看懂相关专业文档，熟练使用办公软件；

5、 具有较强的逻辑思维能力和团队合作精神，工作认真负责，态度端正、积极。